[딜사이트 김민기 기자] 삼성전자가 올해 상반기까지 파운드리 사업에서 적자를 기록할 것으로 예상되는 가운데 결국 실적 반등을 위해서는 3나노미터(나노미터·1㎚는 10억분의 1m)의 수율 향상이 뒷받침 돼야 한다는 분석이다.

삼성전자가 3나노에서 60%대 수율이 나오는 것으로 알려져 있지만 아직까지 GAA(게이트올어라운드) 방식의 공정 난이도로 인해 50% 중후반대 수준으로 머물러 있는 것으로 전해졌다. 지난해 일단 수율이 올라오지 않은 상황에서 무리하게 양산을 이어가면서 적자가 커진 만큼 올해는 상반기 내로 3나노 수율을 60~65%대로 올려 수익성을 향상 시켜야 한다는 분석이다. 

삼성전자 DS(반도체) 부문은 지난해 4분기 2조1800억원의 적자를 기록했다. D램은 1조640억원의 영업이익을 기록하며 흑자전환을 했지만 낸드플래시가 2조3490억원, 시스템LSI(파운드리 포함)가 8970억원대 적자를 기록하면서 전체 DS 부문의 흑자 전환에는 실패했다.

올해 상반기에도 비메모리부문의 적자가 지속될 것으로 예상되면서 DS부문의 흑자전환이 쉽지는 않을 전망이다. 정기봉 파운드리사업부 부사장도 실적 컨퍼런스콜에서 "1분기에는 AI 기능을 탑재한 스마트폰이나 PC 신제품 출시로 수요가 개선될 것으로 기대한다"며 "고객사에서 재고를 줄이는 추세가 여전히 지속되고 있어 실적이 크게 회복되지 않을 수도 있다"고 내다봤다.

무엇보다 업계에서는 삼성전자가 파운드리 사업에서 본격적인 반등을 하기 위해서는 수율 향상이 중요할 것으로 보고 있다. 수율이 올라가야지만 웨이퍼 투입량 대비 불량이 줄어들면서 비용도 줄이고 수익성도 높일 수 있다. 또한 3나노에서 삼성전자가 사용하는 GAA 방식이 성능과 전력 소비면에서 우수한 만큼 수율만 제대로 잡는다면 고객사 확보에도 경쟁사 대비 용이하다.

TSMC도 3나노에서 공정에서 수율이 아직 70%가 넘지 못하면서 애플로부터 투입한 웨이퍼 1개당 1만7000달러의 가격을 받지 못하고 양품의 칩(KGD·known good die)에 대해서만 가격을 받는 중이다. 수율이 50%라고 하면 절반 가격인 8500달러만 받는 셈이다.

지난해 TSMC는 분기마다 수율을 5%포인트(p)씩 끌어올려 올해 1분기까지 3나노 수율 70%를 달성하겠다는 목표를 내세웠다. 아직까지는 수율이 낮아 충분한 생산량이 나오지 않으면서 3나노 모바일 어플리케이션프로세서(AP)는 아이폰15 프로 라인업에만 탑재되는 상황이다.

반면 삼성전자는 GAA방식의 수율 확보가 우선이다. GAA는 채널의 3개 면을 감싸는 기존 핀펫구조와 비교해, 게이트의 면적이 4개 면으로 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 기술로 꼽힌다.

반도체 업계 관계자는 "파운드리 업체들의 나노 경쟁이 치열해지면서 반도체 선이 얇아져 전자가 통제가 잘 안되자 핀펫(FinFET) 공정이 나왔다"며 "기존 평면 FET은 게이트와 채널이 하나의 면만 접하는 2D 구조지만, 핀펫은 바닥을 올려 양면을 접하게 만든 3D구조라 3면에서 맞닿는 점이 강점"이라고 말했다. 이어 "GAA는 핀펫보다 발전된 기술로 전류가 흐르는 채널 4면을 게이트로 둘러싼 형태"라며 "GAA에서 한 단계 업그레이드 된 버전이 삼성이 독자적으로 만든 'MBCFET(Multi Bridge Channel FET, 다중가교채널 트랜지스터)'다"고 덧붙였다. 

MBCFET은 삼성전자가 독자 고안한 차세대 트렌지스터 공정 기술로, 종이처럼 얇고 긴 모양의 나노시트(Nano Sheet)를 쌓아 트렌지스터 성능과 전력효율을 높이는 방식이다. 이 공정은 기존 7나노 핀펫 트랜지스터보다 차지하는 공간을 약 35% 줄이면서 전력 50% 덜 쓴다. 성능도 30%나 개선된다. 

하지만 3나노 수율이 제대로 나오지 못하면서 아직 3년 째 제대로 된 대형 고객사를 확보하지 못하고 있다. 중소형 고객수는 100곳 이상으로 2017년 대비 2.4배 늘어나고 있지만 실적 반등을 위해서는 대형 고객이 필수다. 중국의 비트코인 채굴용 장비를 만드는'PanSemi'와 독일의 전기전자기업인 'S'사 정도가 그나마 대형 고객이다. 삼성전자는 올해 성능, 전력효율이 대폭 개선된 3nm 2세대 공정을 양산할 계획이다. 이에 MBCFET의 수율을 올해 상반기 내에 최대한 끌어 올려야 하는 게 삼성의 과제다. 

한편 삼성전자 전략기획쪽에서는 3나노를 건너뛰고 2나노로 리브랜딩하는 방식을 통해 고객사를 확보하려는 움직임이 나오고 있다는 이야기가 나온다. TSMC는 내년부터 2nm 공정 반도체를 양산하기 위한 채비를 서두르고 있고 인텔은 당장 올해부터 2nm 양산에 나서는 등 경쟁사의 공세가 만만치 않다. 인텔은 2나노 양산에 필수적인 '하이 뉴메리컬어퍼처(NA) 극자외선(EUV)' 노광장비를 가장 먼저 확보한 상태다. 삼성전자도 모바일향 중심으로 2025년 2nm 공정(SF2)을 양산하고, 2026년 고성능 컴퓨팅(HPC)향, 2027년 오토모티브향 공정으로 점진적으로 확대한다는 계획이다.

업계 관계자는 "TSMC와의 격차를 줄이기 위해서는 패키징 기술 개발, 지적재산(IP) 확보, 파운드리 생태계 구축 등 갈 길이 멀다"면서 "인텔이 파운드리 2위를 빼앗기 위해 치고 올라오고 있고 TSMC와의 격차는 늘어나는 상황에서 삼성의 GAA 기술의 완성도가 판을 바꿀 수 있는 핵심"이라고 강조했다.