[딜사이트 이세연 기자] 삼성전자가 6세대 고대역폭메모리(HBM)인 HBM4까지는 경쟁사에 밀릴 것이라는 관측이 제기되고 있다. 당초 회사에서 HBM4로 승부수를 띄우려고 했으나, 이에 적용되는 10나노급 6세대(1c) D램 수율이 저조하면서 설계 변경에 착수하는 등 난관을 겪고 있기 때문이다. 회사 내부적으로도 HBM4의 다음 세대인 7세대 HBM4E에 기대를 걸고 있는 모습이다.

10나노급 D램 공정 기술은 1x(1세대)-1y(2세대)-1z(3세대)-1a(4세대)-1b(5세대)-1c(6세대) 순으로 개발되고 있다. 세대를 거듭할수록 선폭이 미세해져 성능과 전력 소비 효율이 높아진다. 삼성전자의 경우 경쟁사 대비 공정 기준이 까다로워, SK하이닉스와 마이크론의 1a가 삼성전자의 1b에 해당하는 수준이다.

업계에 따르면, 삼성전자는 1c D램 설계 변경에 착수한 것으로 전해졌다. 1세대 D램인 1x에서 시작된 문제가 1a로 넘어가면서 크게 악화됐고, 이 1a를 기반으로 개발된 1b와 1c 역시 성능을 제대로 발휘하지 못하는 상황에 처한 것이다.

따라서 공정 기술이 1c로 전환될수록 칩 사이즈가 줄어들고 생산량이 늘어나면서 원가 절감 효과를 기대할 수 있는데, 수율이 예상보다 낮아 칩 사이즈를 당초 계획보다 키우는 방향으로 가닥을 잡고 있다. 원가를 포기하는 대신 안정성과 완성도를 높이려는 것이다. 안정적인 수율을 위해 원가를 높이더라도 기존 선폭 회로도 키우면서 1c 성공에 올인하는 중이다. 원가 삼성전자는 최근 모바일 애플리케이션프로세서(AP) 엑시노스2500도 성능을 낮춰 개발하는 등 제품 전반적으로 수율을 높이고자 품질을 포기하는 그림을 그리고 있다. 

또 D램 내 커패시터의 두께 조절 문제에 대해서도 개선 작업이 진행되고 있다. 업계 한 관계자는 "커패시터의 두께 조절이 잘못돼 리키지(신호·전류·전압 등이 회로 설계대로 흐르지 않고 새는 현상)가 발생하고 있어, 이를 고치는 게 핵심"이라며 "두께만 조절하면 되는 문제가 아니다. 이 조절한 두께를 기반으로 다른 요소들까지 테스트해 최적의 상태를 만들어야 하는데 이 작업이 만만치 않다"고 말했다.

당초 삼성전자는 1c D램을 가장 먼저 도입해 HBM 시장에서의 주도권을 되찾으려 했으나, 수율 문제로 고전하면서 SK하이닉스에 '세계 최초' 타이틀을 뺏긴 바 있다. SK하이닉스는 지난해 8월 1c 16Gb 더블데이터레이트(DDR)5 D램을 개발하는 데 성공했다. 이 회사의 1c 제품은 개발 단계에서부터 초기 양산 목표 수율을 초과 달성한 것으로 전해진다.

이에 시장에서는 1c D램을 기반으로 한 HBM4까지는 경쟁사에 뒤처질 것이라는 전망이 일찍이 제기되고 있다. HBM4E부터 경쟁사를 따라잡아 벌어진 차이를 좁이겠다는 계획이다. 삼성전자의 HBM4는 올 하반기 양산을 목표로 하고 있다.

증권업계 한 관계자는 "HBM3나 HBM3E처럼 경쟁사와의 격차가 1년 이상 벌어지지는 않겠지만, HBM4 역시 다소 뒤처질 것은 분명해 보인다"며 "회사 내부적으로도 HBM4에 대한 기대는 일찌감치 접었다. 대신 7세대 제품인 HBM4E에서는 경쟁사와 동등하거나 더 앞서나가는 방향으로 집중하겠다는 분위기로 전환됐다"고 말했다.